

Módulo 6

Revisões

Exercício 1 – Avaliação do desempenho

O programa P é constituído por 50% de instruções que acedem a operandos em memória.

A máquina M0 tem uma *cache* organizada em linhas de 4 *bytes*. A transferência de um bloco de dados de/para a memória requer 20 ns para iniciar a transferência mais 10 ns por *byte*. A frequência do relógio do processador é de 2 GHz e o $CPI_{CPU}=1$.

Quando executa o programa P esta máquina apresenta uma *hit rate* de dados de 92% e de instruções de 96%.

A empresa que executa o programa P vai comprar uma nova máquina, dispondo de 2 alternativas, M1 e M2, com o mesmo preço. Estas 2 máquinas são idênticas a M0, excepto naquilo que é indicado abaixo. Qual a melhor opção do ponto de vista do tempo de execução de P?

M1 – a frequência do relógio do processador é de 4 GHz;

M2 – A *cache* tem o dobro da capacidade, estando organizada em linhas de 8 *bytes*. Consequentemente, a *miss rates* são metade das de M0.

Exercício 2 – Hierarquia de Memória: organização

Considere uma *cache* fria com a organização ($S=16, E=2, B=256, m=16$) e política de substituição LRU.

- Quantos bits são usados para a *tag*?
- Qual a capacidade de dados desta *cache* em *bytes*?
- Preencha a tabela abaixo para a sequência de acessos aos endereços de memória apresentados em hexadecimal na coluna da esquerda.

Addr (Hex)	Addr (bin)	Tag	Set/Linha	Miss/Hit
0x242F			/	
0x282F			/	
0x2400			/	
0x3400			/	
0x0410			/	
0x0800			/	

Exercício 3 - Pipeline

Um processador que implementa a arquitectura x86 pode ser dividido em 4 blocos de lógica combinatória: bloco de Fetch (250 ps), bloco de Decode (200 ps), bloco de Execute (350 ps), bloco de WriteBack (150 ps). A latência de escrita nos registos é de 50 ps.

- a) Qual o período e frequência do relógio numa organização sem *pipeline*? E com um *pipeline* de 4 estágios?
- b) Numa implementação de baixa gama deste processador todas as dependências (dados e controlo) são resolvidas recorrendo ao *stalling*. Em média, uma dependência de dados implica a injeção de 1.5 bolhas e uma dependência de controlo a injeção de 2 bolhas. Na ausência de dependências o CPI é 1. Em média o *software* exibe dependências de dados em 40% das instruções e de controlo em 20%. Qual o CPI?
- c) Numa implementação de gama mais alta o *data forwarding* diminui a penalização média das dependências de dados para 0.5 bolhas e a previsão dinâmica de saltos prevê correctamente 75% dos saltos. Qual o CPI?
- d) Considere o excerto de programa abaixo a executar na máquina da alínea b) , tendo o `%ecx` o valor inicial de 50000. Uma dependência de dados entre 2 instruções resulta:
 - a. na injeção de duas bolhas, se as instruções forem consecutivas;
 - b. na injeção de 1 bolha, se há uma instrução independente entre as instruções dependentes;
 - c. 0 bolhas, se há mais do que uma instrução independente entre as instruções dependentes.

Qual o CPI?

Loop:

```
add %esi, %eax
sub %esi, %ebx
mul %ebx, %edx
dec %ecx
jnz Loop
```

- e) Será possível reordenar as instruções para que as dependências de dados não tenham qualquer impacto no desempenho deste excerto de código? Como? Qual o CPI?